Samsung ogłosił podczas szczytu Memory Executive Summit cele dotyczące pamięci nowej generacji HBM5. Koreański producent zakłada dwukrotnie wyższą wydajność w porównaniu z HBM4E oraz około 20-procentową poprawę efektywności energetycznej, czyli więcej przesłanych danych na każdy zużyty wat. To zapowiedź, która może mieć ogromne znaczenie dla rynku akceleratorów AI, gdzie przepustowość pamięci jest dziś jednym z najpoważniejszych wąskich gardeł.
4 TB/s na pojedynczy stos — co to oznacza w praktyce
Żeby zrozumieć skalę tego skoku, warto spojrzeć na liczby. Pamięci HBM4E (czyli obecna generacja „Enhanced”) mają oferować przepustowość rzędu 2 TB/s na pojedynczy stos. Jeśli Samsung zrealizuje swoje zapowiedzi, HBM5 mogłoby osiągnąć około 4 TB/s na stos. Dla porównania — to więcej niż łączna przepustowość pamięci w wielu współczesnych kartach graficznych klasy enthusiast.
Na premierę HBM5 przyjdzie nam jednak poczekać. Samsung mówi o horyzoncie czasowym 2028, a być może nawet 2029 roku.
Jak Samsung chce podwoić wydajność
Osiągnięcie tak dużego skoku wydajności nie będzie proste i Samsung rozważa kilka dróg. Oficjalna specyfikacja HBM4E zakłada transfer na poziomie około 12 GT/s (gigatransferów na sekundę) przy 2048-bitowym interfejsie, czyli magistrali łączącej stos pamięci z układem obliczeniowym.
Teoretycznie HBM5 mogłoby po prostu podwoić szybkość transmisji do 24 GT/s, ale wiązałoby się to z poważnymi wyzwaniami w zakresie integralności sygnału i projektowania kontrolera PHY (fizycznego interfejsu odpowiedzialnego za komunikację między chipami). Im szybciej biegną dane, tym trudniej utrzymać ich stabilność.
Alternatywą jest poszerzenie magistrali do 4096 bitów — zamiast przesyłać dane szybciej, można przesyłać je „szerszą rurą”. Taki kierunek był już rozważany przez środowisko akademickie i branżę, choć Samsung oficjalnie nie potwierdził, którą ścieżkę wybierze. Możliwe jest również rozwiązanie kompromisowe: umiarkowanie szersza magistrala połączona z umiarkowanie wyższą częstotliwością.
Chłodzenie — cichy bohater wydajności
Większa przepustowość to nieuchronnie większe wydzielanie ciepła. Samsung przygotował się na ten problem i zapowiedział zastosowanie w HBM5 specjalnego bloku odprowadzania ciepła (HPB), który ma zmniejszyć opór cieplny o około 20 procent. W praktyce oznacza to, że stosy pamięci będą mogły pracować z wyższą wydajnością bez ryzyka przegrzewania się — a to kluczowe w gęsto upakowanych modułach akceleratorów AI, gdzie odprowadzanie ciepła jest jednym z najtrudniejszych problemów inżynieryjnych.
80–96 TB/s w jednym pakiecie — wizja końca dekady
Prawdziwie oszałamiające liczby pojawiają się, gdy weźmiemy pod uwagę prognozy TSMC dotyczące przyszłych pakietów obliczeniowych. Według tajwańskiego producenta chipów pod koniec obecnej dekady pojedyncze pakiety (a więc jeden układ scalony z otoczeniem pamięci) mogą wykorzystywać nawet 20–24 stosy HBM5 lub HBM5E.
Przy przepustowości około 4 TB/s na stos daje to łączną przepustowość pamięci rzędu 80–96 TB/s w jednym chipie. Dla kontekstu — to przepustowość trudna do wyobrażenia nawet przy dzisiejszych najbardziej zaawansowanych akceleratorach AI.
Zapowiedzi, nie finalna specyfikacja
Warto zachować zdrowy dystans do tych liczb. Na ten moment są to cele i założenia Samsunga, a nie finalna specyfikacja zatwierdzona przez JEDEC — organizację standaryzacyjną odpowiedzialną za normy pamięci. Droga od ambitnych zapowiedzi do gotowego produktu w masowej produkcji potrafi być długa i nie zawsze kończy się zgodnie z pierwotnymi planami.
Jedno jest jednak pewne — HBM5 zapowiada się na kolejny ogromny skok możliwości pamięci dedykowanej akceleratorom AI. Pytanie brzmi nie „czy”, lecz „jak duży” będzie ten skok i kiedy dokładnie trafi do produkcji seryjnej.