Na konferencji AMD In Depth 2026 firma omówiła architekturę Zen 6: standardowy kompleks rdzeni (CCX) mieści 12 rdzeni i 48 MB pamięci podręcznej L3, wobec 8 rdzeni i 32 MB w odpowiadającej konfiguracji Zen 5. Specyfikacji nowych Ryzenów w materiałach nie ma — prezentacja dotyczyła serwerowych procesorów Epyc Venice.
Dwanaście rdzeni i 48 MB L3 w jednym kompleksie
Standardowy Zen 6, czyli wariant nastawiony na wydajność pojedynczego rdzenia i niskie opóźnienia, w pokazanej konfiguracji ma 12 rdzeni i 48 MB pamięci L3 w jednym zestawie CCX. Ponieważ razem z cache rośnie liczba rdzeni, nominalnie wypada nadal 4 MB L3 na rdzeń — tyle samo co w analogicznym wariancie Zen 5. L3 jest przy tym współdzielone w obrębie pakietu, a nie przydzielane każdemu rdzeniowi osobno, więc większa pula nie jest samodzielnym mnożnikiem wydajności: zależy, czy program wykorzysta dodatkową lokalną przestrzeń na dane, czy raczej zwiększy konkurencję o wspólne zasoby.
Z takiej organizacji wynika możliwość zbudowania 12-rdzeniowego procesora na jednym chiplecie obliczeniowym, a z dwóch chipletów — układu 24-rdzeniowego. To scenariusz techniczny, nie zapowiedź konkretnego modelu. Dla punktu odniesienia: Ryzen 9 9950X ma 16 rdzeni.
27 proc. wzrostu IPC dotyczy wariantu serwerowego
AMD deklaruje około 27-procentowy wzrost IPC (wydajności na takt) dla Zen 6c względem Zen 5, liczony jako średnia geometryczna w zestawie zadań serwerowych i AI: około 20 proc. dla obciążeń korporacyjnych i chmurowych oraz około 31 proc. dla AI. Porównanie wykonano przy stałej częstotliwości i na 16 rdzeniach po obu stronach, przy czym w Zen 5 były rozmieszczone w dwóch chipletach obliczeniowych (CCD), a w Zen 6c w jednym. Zen 6c to odmiana nastawiona na gęstość upakowania rdzeni — jeden pakiet obejmuje 32 rdzenie i 128 MB L3, wobec 16 rdzeni i 32 MB w Zen 5c. Dla standardowego Zen 6 firma zapowiada podobnie duży przyrost IPC, ale zestaw testów dobrany pod centra danych nie odwzorowuje obciążeń w grach.
Większe bufory i nowe instrukcje w rdzeniu
Zmiany wewnątrz rdzenia polegają głównie na utrzymywaniu większej liczby operacji w toku. W porównaniu Zen 5c z Zen 6c:
- bufor ROB, potrzebny przy wykonywaniu instrukcji poza kolejnością, rośnie z 448 do 640 wpisów;
- pula fizycznych rejestrów całkowitoliczbowych — z 240 do 352;
- kolejka odczytów z pamięci — z 64 do 80 wpisów, a zapisów — z 96 do 128;
- stos adresów powrotu — z 52 do 64 wpisów;
- pamięć operacji ma 6,75 tys. operacji i dostarcza do 18 operacji na cykl.
AMD wymienia też zoptymalizowane tablice predykcji rozgałęzień i mniejsze opóźnienie po błędnej predykcji. Obie odmiany mają 512-bitową ścieżkę obliczeń wektorowych, a Zen 6 dostaje pełne obliczenia AVX-512 FP16 (Zen 5 obsługiwał w tym obszarze konwersje), dwa razy więcej potoków VNNI dla INT8 — z dwóch do czterech — oraz instrukcje mnożenia macierzy bitowych BMM. Jeśli te możliwości trafią do wersji konsumenckich i wykorzysta je oprogramowanie, mogą mieć znaczenie dla lokalnego przetwarzania AI.
Co wiadomo o grach i konsolach
Wyników wydajności w grach w materiałach nie ma, a rezultatów Epyców nie da się przełożyć na klatki na sekundę. PlayStation 5 korzysta z ośmiordzeniowego CPU Zen 2, a doniesienia łączące przyszłe PlayStation z Zen 6 pozostają nieoficjalne. Microsoft potwierdził, że następna konsola, Project Helix, powstaje z niestandardowym SoC AMD, ale generacji Zen w tym komunikacie nie wskazał. Samo istnienie 12-rdzeniowego kompleksu nie oznacza, że producent konsoli sięgnąłby po wszystkie rdzenie — do rozstrzygnięcia zostaje kompromis między liczbą rdzeni, częstotliwością, pamięcią podręczną i budżetem energetycznym.
Ryzeny: podstawka AM5 i brak daty premiery
Wpisy w dokumentacji AMD przypisują rodzinę Olympic Ridge do podstawki AM5, a firma deklaruje wsparcie tej platformy do 2029 r. Nie oznacza to automatycznej zgodności każdego przyszłego procesora z każdą sprzedaną płytą — pozostaje kwestia BIOS-u i wsparcia producenta konkretnego modelu. Branżowe doniesienia wskazują na 2027 r. jako termin desktopowego Zen 6, ale oficjalnej daty premiery ani cen nie podano; prezentacja była skierowana do klientów biznesowych.
Venice w największej konfiguracji SP7 ma do 256 rdzeni Zen 6c i 512 wątków, a platforma obsługuje 16 kanałów pamięci DDR5, PCIe 6.0 i CXL 3.1. Zegary serwerowe sięgają 4,1 GHz dla Zen 6c (3,7 GHz w Zen 5c) i 5,3 GHz dla standardowego Zen 6 (5 GHz w Zen 5) — desktopowy Ryzen 9 9950X ma już boost do 5,7 GHz. Wariant Venice-X z obsługą 3D V-Cache przewiduje maksymalnie 1152 MB L3 na procesor, co potwierdza kierunek rozwoju tej technologii, ale nie jest zapowiedzią pojemności cache w przyszłym Ryzenie X3D.